《科创板日报》25日讯，今日，华为公司董事、半导体业务部总裁何庭波署名的论文《A Time Scaling Theory for Multi-Layer Electronic Systems》已提交至中国科学院科技论文预发布平台，论文详细介绍了“韬（τ）定律”。“韬（τ）定律”是自登纳德缩放定律以来，首个在整个计算栈建立统一优化目标的缩放原理。该定律不再将晶体管面积，而是将“时间”本身作为技术进步的核心衡量指标，采用单一特征时间常数τ作为统一优化目标，覆盖从单个开关晶体管到数据中心工作负载、跨越十二个数量级的整个计算体系。
另外，论文展示了两个量产级别的验证案例：在移动SoC方面，逻辑折叠技术在相同器件节点下，实现了晶体管密度55%的阶跃式提升，以及41%的能效增益；在AI系统方面，由具备内存语义统一总线架构、近封装 Hi-ONE光学I/O，以及edge-to-surface 3D折叠技术共同构成的协同设计技术栈，预计到2035年将实现超过100倍的硬件集成度增长。
此外论文提出，到2030年前后，昇腾990将首次把逻辑折叠技术引入AI加速器领域。